

ESP32-P4

硬件设计指南



Release master
乐鑫信息科技
2025 年 12 月 26 日

Table of contents

Table of contents	i
1 本文档的最新版本	3
1.1 关于本文档	3
1.1.1 简介	3
1.1.2 请使用最新版本文档	3
1.2 产品概述	3
1.3 原理图设计	4
1.3.1 概述	4
1.3.2 电源	4
1.3.3 上电时序与复位	8
1.3.4 Flash 及 PSRAM	9
1.3.5 时钟源	10
1.3.6 UART	11
1.3.7 SPI	11
1.3.8 Strapping 管脚	11
1.3.9 GPIO	12
1.3.10 ADC	14
1.3.11 SDIO	14
1.3.12 USB	15
1.3.13 触摸传感器	16
1.3.14 以太网 MAC	16
1.3.15 MIPI	16
1.4 PCB 版图布局	16
1.4.1 基于芯片的版图设计通用要点	17
1.4.2 晶振	17
1.4.3 USB	17
1.4.4 SDIO	18
1.4.5 触摸传感器	18
1.4.6 MIPI	21
1.5 开发硬件介绍	22
1.5.1 ESP32-P4 系列开发板	22
1.5.2 下载指导	22
1.6 相关文档和资源	22
1.6.1 ESP32-P4 系列模组	22
1.6.2 ESP32-P4 系列开发板	23
1.6.3 其他文档和资源	23
1.7 词汇列表	23
1.8 修订历史	23
1.9 免责声明和版权公告	24

本文档是 [ESP32-P4](#) 系列芯片的硬件设计指南。

		
原理图设计	PCB 版图布局	开发硬件介绍

Chapter 1

本文档的最新版本

请查看以下链接，以确保使用的是本文档的最新版本：https://docs.espressif.com/projects/esp-hardware-design-guidelines/zh_CN/latest/esp32p4/index.html

1.1 关于本文档

1.1.1 简介

《ESP 硬件设计指南》提供基于 ESP32-P4 芯片的硬件设计的指导规范。这些规范将帮助您提升电路和 PCB 版图设计的准确性，以实现产品的最佳性能。本文的目标读者是硬件设计师和应用开发人员。

1.1.2 请使用最新版本文档

点击链接确保您使用的是最新版本的文档：https://docs.espressif.com/projects/esp-hardware-design-guidelines/zh_CN/latest/esp32p4/index.html

1.2 产品概述

ESP32-P4 系列芯片支持以下功能：

- 搭载 RISC-V 32 位双核与单核处理器的高性能 MCU
- 强大的图像与语音处理能力
- 芯片封装内叠封 16 MB 或 32 MB PSRAM
- 55 个 GPIO，丰富的外设

ESP32-P4 采用低功耗 40 纳米工艺，具有超高的稳定性、通用性和可靠性，以及超低的功耗，满足不同的功耗需求，适用于各种应用场景。ESP32-P4 的典型应用包括：

- 智能家居
- 工业自动化
- 医疗保健
- 消费电子产品
- 智慧农业
- POS 机

- 服务机器人
- 音频设备
- 通用低功耗 IoT 传感器集线器
- 通用低功耗 IoT 数据记录器
- 摄像头视频流传输
- USB 设备
- 语音识别
- 图像识别
- 触摸和接近感应

备注：除非特别说明，文中使用的“ESP32-P4”指的是 ESP32-P4 系列芯片，而非单一型号。

1.3 原理图设计

1.3.1 概述

ESP32-P4 系列芯片的核心电路只需要 40 个左右的电阻电容电感和 1 个无源晶振，以及 1 个 SPI flash, 1 个 DCDC。为了能够更好地保证 ESP32-P4 系列芯片的工作性能，本章将详细介绍 ESP32-P4 系列芯片的原理图设计。

下图所示为 ESP32-P4 的核心电路参考设计，可以将它作为原理图设计的基础。

ESP32-P4 系列芯片的核心电路图的设计有以下重要组成部分：

- 电源
- 上电时序与复位
- *Flash 及 PSRAM*
- 时钟源
- *UART*
- *Strapping* 管脚
- *GPIO*
- *ADC*
- *SDIO*
- *USB*
- 触摸传感器
- 以太网 *MAC*
- *MIPI*

下文将分别对这些部分进行描述。

1.3.2 电源

电源电路设计的通用要点有：

- 使用单电源供电时，建议供给 ESP32-P4 的电源电压为 3.3 V。
- ESP32-P4 的基本供电电流至少为 430 mA（含 flash 和 PSRAM），各个外设的供电电流请参考[HP/LP IO 电源](#)，[MIPI PHY 电源](#) 和 [USB PHY 电源](#)。请根据具体应用选择合适的电源芯片。
- 建议在各个总电源入口处添加 10 μ F 电容。
- 电源管理如图[ESP32-P4 系列芯片电源管理](#) 所示。

有关电源管脚的更多信息，请查看 [ESP32-P4 系列芯片技术规格书](#) > 章节 电源。




图 1: ESP32-P4 系列芯片参考设计原理图




图 2: ESP32-P4 系列芯片电源管理

HP/LP IO 电源

管脚序号	管脚名称	管脚方向	电压范围 (V)	最大拉电流 (mA)	IO 管脚	管脚处电容 (μF)
9	VDD_LP	输入	3.0 ~ 3.6	100	LP IO	0.1
21	VDD_IO_0	输入	1.65 ~ 1.95/3.0 ~ 3.6	100	HP IO	0.1
62	VDD_IO_4	输入	1.65 ~ 1.95/3.0 ~ 3.6	100	HP IO	0.1
85	VDD_IO_5 ¹	输入	1.65 ~ 1.95/3.0 ~ 3.6	100	HP IO	0.1
96	VDD_IO_6	输入	1.65 ~ 1.95/3.0 ~ 3.6	100	HP IO	0.1

MIPI PHY 电源

ESP32-P4 的管脚 VDD_MIPI_DPHY 为 MIPI PHY 电源管脚，工作电压范围为 2.25 V ~ 2.75 V，最大电流功耗为 50 mA。推荐使用内部电压稳压器供电，建议在电路中靠近 VDD_MIPI_DPHY 管脚处添加 10 nF + 0.1 μF + 1 μF。

如果不需要 MIPI 功能，管脚 VDD_MIPI_DPHY 可以悬空。

注意：MIPI 信号电平由 MIPI 协议规定，具体可以查阅 MIPI 协议相关文档，和 MIPI DPHY 电平是两个概念。摄像头/显示屏规格书中提到的 1.8 V/3.3 V 指的是除 MIPI 信号 (Data Lane & CLK) 之外的信号电平，如 MCLK 和 I2C 等。MIPI 信号电平由 ESP32-P4 内部 MIPI DPHY 自行处理，无需额外配置。

USB PHY 电源

ESP32-P4 的管脚 VDD_USBPHY 为 USB PHY 电源管脚，工作电压范围为 2.97 V ~ 3.63 V，最大电流功耗为 20 mA。建议在电路中靠近 VDD_USBPHY 电源管脚处添加 10 nF + 0.1 μF + 4.7 μF。

如果不需要高速 USB 2.0 OTG 功能，管脚 VDD_USBPHY 可以悬空。如果使用了该电源，并且对功耗有要求，因为该电源无法完全关闭，在低功耗模式下有额外的耗电，建议添加一个 MOSFET 电路完全关断和外部电源的连接。初始可以预留一个串联电阻在 VDD_USBPHY 上。




图 3: VDD_USBPHY 电路参考设计

¹ VDD_IO_5 如果作为 SD 3.0 接口 IO 电源，电路请参考 [SDIO](#)。

Flash 和 PSRAM IO 电源

ESP32-P4 的管脚 VDD_FLASHIO 为 FLASH IO 电源管脚，工作电压范围为 1.65 V ~ 1.95 V/3.0 V ~ 3.6 V。该电源由内部电压稳压器输出 VDDO_FLASH 提供，建议在电路中靠近 VDD_FLASHIO 电源管脚处添加 0.1 μ F + 1 μ F。

管脚 VDD_PSRAM_0 和 VDD_PSRAM_1 为 PSRAM IO 电源管脚，工作电压范围为 1.65 V ~ 1.95 V。该电源由内部电压稳压器输出 VDDO_PSRAM 提供，建议在电路中靠近 VDD_PSRAM_0 和 VDD_PSRAM_1 电源管脚处添加 0.1 μ F + 1 μ F。

模拟电源

ESP32-P4 的管脚 VDD_ANA 为模拟电源管脚，工作电压范围为 3.0 V ~ 3.6 V。建议在电路中靠近 VDD_ANA 电源管脚处添加 0.1 μ F。管脚 VDD_BAT 为模拟电源管脚，工作电压范围为 3.0 V ~ 3.6 V，建议在电路中靠近 VDD_ANA 电源管脚处添加 0.1 μ F + 10 μ F。

VDD_BAT 电源管脚不可悬空，可外接电池，请参考 [ESP32-P4 备用电池供电方案](#)。

数字电源

ESP32-P4 的管脚 VDD_HP_0、管脚 VDD_HP_2 和管脚 VDD_HP_3 为数字电源管脚，工作电压范围为 0.99 V ~ 1.3 V。该电源由外部 DCDC 输出 ESP_VDD_HP 提供，建议在总电源处添加 10 μ F，在各个电源管脚处添加 0.1 μ F。

内部电压稳压器和外部 DCDC

ESP32-P4 的管脚 VDD_LDO 为内部电压稳压器提供电源，工作电压范围为 3.0 V ~ 3.6 V。管脚 VDD_DCDCC 为 DCDC 控制部分提供电源，工作电压范围为 3.0 V ~ 3.6 V。因为管脚电流较大，请在 VDD_LDO 和 VDD_DCDCC 的电源走线上放置一个 10 μ F 电容，再在各个管脚处添加 0.1 μ F。

内部电压稳压器输出 VDDO_FLASH 给外部 flash 供电，默认输出 3.3 V 电压，可以通过烧写 EFUSE_0PXA_TIEH_SEL_0 使 VDDO_FLASH 输出 1.8 V。

备注：在 eFuse 配置之前，VDDO_FLASH 默认输出 3.3 V 电压，此时接到 1.8 V flash 会有风险。因此，使用 1.8 V flash 时，建议在 VDDO_FLASH 和 VDD_FLASHIO 之间加一个跳帽，直到 VDDO_FLASH 电压确认为 1.8 V 之后再供电给 flash。

表 1: VDDO_FLASH 电压控制

VDDO_FLASH 电源	EFUSE_0PXA_TIEH_SEL_0	电压
flash 稳压器	0	3.3 V
	2	1.8 V

内部电压稳压器输出 VDDO_PSRAM 给内部 PSRAM 供电，输出典型值为 1.9 V 电压，需要软件配置，默认输出 0。

内部电压稳压器输出 VDDO_3/4 给外设供电，最大输出电流 50 mA，输出电压范围为 0.5 V ~ 2.7 V/3.3 V，需要软件配置，默认输出 0。

软件配置请参考 [低压差线性稳压器 \(LDO\)](#)。

建议在电路中靠近 VDDO_FLASH、VDDO_PSRAM、VDDO_3/4 电源管脚处添加 1 μ F。

VDD_HP_0/2/3 系列电源由外部 DCDC 供电，其中：

- 外部 DCDC 的输入和 VDD_DCDCC 电源一致。

- 管脚 EN_DCDC 为外部 DCDC 的使能管脚。在下载模式和没有固件的情况下，EN_DCDC 电压为 0。正常启动固件后，EN_DCDC 由内部控制。在下载模式下，EN_DCDC 电压为 0。在睡眠模式下，可以通过管脚 EN_DCDC 关闭该系列的电源从而降低功耗。
- 管脚 FB_DCDC 为外部 DCDC 的反馈管脚。
- 管脚 EN_DCDC 与 FB_DCDC 默认由 ESP32-P4 内部电路全权控制，请务必将其分别连接至外部 DCDC 的 EN 与 FB 管脚。布局时必须预留反馈电阻与反馈电容的焊盘位置（无需上件），同时确保 DCDC 紧靠 ESP32-P4 放置。

请使用验证过的 DCDC 型号：ETA3485/SY8088/RV3420/TLV62569。输入、输出和电感参数请按照具体的规格书设计，下图为 TLV62569 的电路设计。




图 4: TLV62569 电路参考设计

1.3.3 上电时序与复位

ESP32-P4 的 CHIP_PU 管脚为高电平时使能芯片，为低电平时复位芯片。

当 ESP32-P4 使用 3.3 V 系统电源供电时，电源轨需要一些时间才能稳定，之后才能拉高 CHIP_PU，激活芯片。因此，CHIP_PU 管脚上电要晚于系统电源 3.3 V 上电。

复位芯片时，复位电压 V_{IL_nRST} 范围应为 $(-0.3 \sim 0.25 \times VDD_BAT)$ V。为防止外界干扰引起重启，CHIP_PU 管脚引线需尽量短一些。

图ESP32-P4 系列芯片上电和复位时序图 为 ESP32-P4 系列芯片的上电、复位时序图。




图 5: ESP32-P4 系列芯片上电和复位时序图

上电和复位时序参数说明见表上电和复位时序参数说明。

表 2: 上电和复位时序参数说明

参数	说明	最小值 (μs)
t _{STBL}	CHIP_PU 管脚上电晚于电源管脚上电的延时时间	50
t _{RST}	CHIP_PU 电平低于 V _{IL_nRST} 从而复位芯片的时间	1000

注意:

- CHIP_PU 管脚不可浮空。
- 为确保芯片上电和复位时序正常，一般采用的方式是在 CHIP_PU 管脚处增加 RC 延迟电路。RC 通常建议为 R = 10 kΩ, C = 0.1 μF, 但具体数值仍需根据实际的电源特性配合芯片的上电、复位时序进行调整。
- 如果应用中存在以下场景：
 - 电源缓慢上升或下降，例如电池充电；
 - 需要频繁上下电的操作；
 - 供电电源不稳定，例如光伏发电等。
 此时，仅仅通过 RC 电路不一定能满足时序要求，有概率会导致芯片无法进入正常的工作模式。此时，需要增加一些额外的电路设计，比如：
 - 增加复位芯片或者看门狗芯片，通常阈值为 3.0 V 左右；
 - 通过按键或主控实现复位等。

1.3.4 Flash 及 PSRAM

ESP32-P4 系列芯片需配合封装外 flash 一起使用，用于存储应用的固件和数据。ESP32-P4 支持以 SPI、Dual SPI、Quad SPI 等接口形式连接 flash，最大可支持 64 MB flash。

ESP32-P4 系列芯片内部封装了 OPI/HPI 1.8 V PSRAM，请注意 PSRAM 引脚并没有引出芯片。

下面的表格列出了 ESP32-P4 与封装外 flash 的管脚对应关系。请注意这些芯片管脚最多连接一个 flash。

表 3: 芯片与封装外 Quad SPI Flash 的管脚对应关系

ESP32-P4	封装外 Flash (Quad SPI)
FLASH_CK	CLK
FLASH_CS	CS#
FLASH_D	DI
FLASH_Q	DO
FLASH_WP	WP#
FLASH_HOLD	HOLD#

请注意默认使用 VDDO_FLASH 输出电源作为 flash 的电源，默认使用 VDDO_PSRAM 输出电源作为 PSRAM 的电源。

当 VDDO_FLASH 为 3.3 V 输出模式的时候，VDD_LDO 需要考虑到 R_{VFB} 的影响。比如在接 3.3 V flash 的情况下需满足以下条件：

$$VDD_LDO > VDD_flash_min + I_flash_max \times R_{VFB}$$

其中，VDD_flash_min 为 flash 的最低工作电压，I_flash_max 为 flash 的最大工作电流，R_{VFB} 是 3.3 V 模式导通电阻。

注意:

- 建议 SPI flash 通信线上预留 0 Ω 串联电阻，以便在需要时进行灵活调整，实现降低驱动电流、减小对射频的干扰、调节时序、提升抗干扰能力等功能。
- 请在 FLASH_CS 管脚处添加上拉电阻。

- 建议在 flash 电源处添加 0.1 μF 电容。

1.3.5 时钟源

ESP32-P4 外部可以有两个时钟源：

- 外置主晶振时钟源（必选）
- *RTC* 时钟源（可选）

外置主晶振时钟源（必选）

目前 ESP32-P4 系列芯片固件仅支持 40 MHz 晶振。

ESP32-P4 的无源晶振部分电路如图 [ESP32-P4 系列芯片无源晶振电路图](#)。注意，选用的无源晶振自身精度需在 ± 10 ppm。




图 6: ESP32-P4 系列芯片无源晶振电路图

外部匹配电容 C4 和 C5 的初始值可参考以下公式来决定：

$$C_L = \frac{C_4 \times C_5}{C_4 + C_5} + C_{stray}$$

其中 C_L （负载电容）的值可查看所选择晶振的规格书， C_{stray} 的值为 PCB 的寄生电容。C4 和 C5 的最终值需要通过对系统测试后进行调节确定。

RTC 时钟源（可选）

ESP32-P4 支持外置 32.768 kHz 的无源晶振作为 RTC 时钟。使用外部 RTC 时钟源是为了使时间更准确，从而降低平均功耗，但对于功能没有任何影响。

外置 32.768 kHz 无源晶振的电路如图 [ESP32-P4 系列芯片外置 32.768 kHz 无源晶振电路图](#) 所示。

请注意 32.768 kHz 晶振选择要求：

- 等效内阻 (ESR) $\leq 70 \text{ k}\Omega$ 。
- 两端负载电容值根据晶振的规格要求进行配置。

并联电阻 R 用于偏置晶振电路，电阻值要求 $5 \text{ M}\Omega < R \leq 10 \text{ M}\Omega$ 。该电阻一般无需上件。

如果不需要该 RTC 时钟源，则 32.768 kHz 晶振的管脚也可配置为 GPIO 使用。




图 7: ESP32-P4 系列芯片外置 32.768 kHz 无源晶振电路图

1.3.6 UART

ESP32-P4 有 5 个 UART 接口，即 UART0 ~ UART4，5 个 UART 均支持 CTS 和 RTS 信号的硬件流控以及软件流控（XON 和 XOFF）。ESP32-P4 还有 1 个 LP UART，LP UART 支持 CTS 和 RTS 信号的硬件流控以及软件流控（XON 和 XOFF）。

UART0_TXD 和 UART0_RXD 默认为 GPIO37 和 GPIO38，其他 UART0 信号可以通过软件配置到任意空闲 GPIO 管脚上。LP UART TXD 和 LP UART RXD 默认为 LP GPIO14 和 LP GPIO15，其他 LP UART 信号可以通过软件配置到任意空闲 LP GPIO 管脚上。

UART0 通常作为下载和 log 打印的串口，关于如何使用 UART0 进行下载，请参考章节[下载指导](#)。

推荐使用 UART1 ~ UART4 作为通信的串口。

1.3.7 SPI

在使用 SPI 功能时，为了提高 EMC 性能，请在 SPI_CLK 线上添加串联电阻（或磁珠）以及对地电容。如果空间允许，建议在其他 SPI 线上也添加串联电阻和对地电容。另外，请确保 RC/LC 器件靠近芯片或模块的管脚放置。

1.3.8 Strapping 管脚

芯片每次上电或复位时，都需要一些初始配置参数，如加载芯片的启动模式等。这些参数通过 strapping 管脚控制。复位放开后，strapping 管脚和普通 IO 管脚功能相同。

GPIO34、GPIO35、GPIO36、GPIO37、GPIO38 为 strapping 管脚。

所有的 strapping 管脚信息，可参考 [ESP32-P4 系列芯片技术规格书](#) > 章节 启动配置项。下面主要介绍和启动模式有关的 strapping 管脚信息。

芯片复位释放后，GPIO35、GPIO36、GPIO37 和 GPIO38 共同决定启动模式，详见表 [芯片启动模式控制](#)。

表 4: 芯片启动模式控制

启动模式	GPIO35	GPIO36	GPIO37	GPIO38
SPI Boot 模式（默认）	1	任意值	任意值	任意值
Joint Download 模式 ²	0	1	任意值	任意值

² Joint Download 模式下支持以下下载模式：

- USB Download Boot:
 - USB-Serial-JTAG Download Boot
 - USB 2.0 OTG Download Boot
- UART Download Boot
- SPI Slave Download Boot

Strapping 管脚的时序参数包括 建立时间和 保持时间。更多信息，详见图 [Strapping 管脚的时序参数图](#) 和表 [Strapping 管脚的时序参数说明](#)。




图 8: Strapping 管脚的时序参数图

表 5: Strapping 管脚的时序参数说明

参数	说明	最小值 (ms)
t_{SU}	建立时间，即拉高 CHIP_PU 激活芯片前，电源轨达到稳定所需的时间	0
t_H	保持时间，即 CHIP_PU 已拉高、strapping 管脚变为普通 IO 管脚开始工作前，可读取 strapping 管脚值的时间	3

注意:

- 建议在 GPIO35 管脚处预留上拉电阻。
- 建议不要在 GPIO35 管脚处添加较大的电容，可能会导致进入下载模式。

1.3.9 GPIO

ESP32-P4 系列芯片通过 IO MUX 表格或者 GPIO 交换矩阵来配置 GPIO。IO MUX 是默认的外设管脚配置（详见 [ESP32-P4 系列芯片技术规格书](#) > 附录 [ESP32-P4 管脚总览](#)），GPIO 交换矩阵用于将可以配置的外设信号传输至 GPIO 管脚。更多关于 IO MUX 和 GPIO 交换矩阵的信息，请参考 [ESP32-P4 技术参考手册](#) > 章节 [IO MUX](#) 和 [GPIO 交换矩阵](#)。

部分外设的 GPIO 管脚是固定的，部分是可以任意配置的，具体信息请参考 [ESP32-P4 系列芯片技术规格书](#) > 章节 [外设](#)。

使用 GPIO 时，请注意：

- Strapping 管脚的上电状态。
- 请注意 GPIO 复位后的默认配置，详见表 [IO 默认管脚配置](#)。建议对处于高阻态的管脚配置上拉或下拉，或在软件初始化时开启管脚自带的上下拉，以避免不必要的耗电。
- Deep-sleep 模式下只能控制电源域为 VDD_LP 的 GPIO。

- 仅用电池供电时只能控制电源域为 VDD_BAT 的 GPIO。

表 6: IO 默认管脚配置

管脚序号	管脚名称	供电管脚	复位时	复位后
1	GPIO1	VDD_LP/VDD_BAT	—	—
2	GPIO2	VDD_LP/VDD_BAT	—	IE, WPU
3	GPIO3	VDD_LP/VDD_BAT	—	IE
4	GPIO4	VDD_LP	—	IE
5	GPIO5	VDD_LP	—	—
6	GPIO6	VDD_LP	—	—
7	GPIO7	VDD_LP	—	—
8	GPIO8	VDD_LP	—	—
10	GPIO9	VDD_LP	—	—
11	GPIO10	VDD_LP	—	—
12	GPIO11	VDD_LP	—	—
13	GPIO12	VDD_LP	—	—
14	GPIO13	VDD_LP	—	—
15	GPIO14	VDD_LP	—	—
16	GPIO15	VDD_LP	—	—
17	GPIO16	VDD_IO_0	—	—
18	GPIO17	VDD_IO_0	—	—
19	GPIO18	VDD_IO_0	—	—
20	GPIO19	VDD_IO_0	—	—
22	GPIO20	VDD_IO_0	—	—
23	GPIO21	VDD_IO_0	—	—
24	GPIO22	VDD_IO_0	—	—
25	GPIO23	VDD_IO_0	—	—
52	GPIO24	VDD_IO_4	—	—
53	GPIO25	VDD_IO_4	—	IE, USB_PU
55	GPIO26	VDD_IO_4	—	—
56	GPIO27	VDD_IO_4	—	—
57	GPIO28	VDD_IO_4	—	—
58	GPIO29	VDD_IO_4	—	—
60	GPIO30	VDD_IO_4	—	—
61	GPIO31	VDD_IO_4	—	—
63	GPIO32	VDD_IO_4	IE	—
64	GPIO33	VDD_IO_4	IE	—
65	GPIO34	VDD_IO_4	IE	—
66	GPIO35	VDD_IO_4	IE, WPU	—
68	GPIO36	VDD_IO_4	IE	—
69	GPIO37	VDD_IO_4	IE	—
70	GPIO38	VDD_IO_4	IE	—
80	GPIO39	VDD_IO_5	—	—
81	GPIO40	VDD_IO_5	—	—
82	GPIO41	VDD_IO_5	—	—
83	GPIO42	VDD_IO_5	—	—
84	GPIO43	VDD_IO_5	—	—
86	GPIO44	VDD_IO_5	—	—
87	GPIO45	VDD_IO_5	—	—
88	GPIO46	VDD_IO_5	—	—
89	GPIO47	VDD_IO_5	—	—
90	GPIO48	VDD_IO_5	—	—
92	GPIO49	VDD_IO_6	—	—
93	GPIO50	VDD_IO_6	—	—
94	GPIO51	VDD_IO_6	—	—

下页继续

表 6 - 续上页

管脚序号	管脚名称	供电管脚	复位时	复位后
95	GPIO52	VDD_IO_6	—	—
97	GPIO53	VDD_IO_6	—	—
98	GPIO54	VDD_IO_6	—	—
104	GPIO0	VDD_LP/VDD_BAT	—	—

1.3.10 ADC

使用 ADC 功能时，请靠近管脚添加 0.1 μ F 的对地滤波电容，精度会更准确一些。

ADC 通道信号	管脚名称
ADC1_CHANNEL0	GPIO16
ADC1_CHANNEL1	GPIO17
ADC1_CHANNEL2	GPIO18
ADC1_CHANNEL3	GPIO19
ADC1_CHANNEL4	GPIO20
ADC1_CHANNEL5	GPIO21
ADC1_CHANNEL6	GPIO22
ADC1_CHANNEL7	GPIO23
ADC2_CHANNEL0	GPIO49
ADC2_CHANNEL1	GPIO50
ADC2_CHANNEL2	GPIO51
ADC2_CHANNEL3	GPIO52
ADC2_CHANNEL4	GPIO53
ADC2_CHANNEL5	GPIO54

1.3.11 SDIO

ESP32-P4 系列芯片只有一个 SD/MMC 主机控制器，不能用做从机，SDIO 2.0 和 SDIO 3.0 接口需要分时复用。

SDIO 2.0 接口信号可以通过 GPIO 交换矩阵配置到任意空闲的 GPIO 上，在 SDIO 3.0 接口中，部分信号的管脚是固定的，请按照下表所示方式连接。

请在 SDIO GPIO 管脚处添加上拉电阻，建议每根线上预留一个串联的电阻，并在 SDIO CLK 线上预留对地的电容用于调节。

考虑到 SDIO 3.0 协议中 SDIO GPIO 工作电压自动切换的要求，建议把 SDIO GPIO 的电源域 VDD_IO_5 和外部上拉电源连接至 VDDO_4。SD 卡供电电源请连接至系统 3.3 V 电源。

为了降低 SD 卡的功耗和复位 SD 卡，可以在 SD 卡电源处预留 MOS 管电路，通过 GPIO 来控制。

表 7: SDIO 3.0 接口配置

SDIO 信号	管脚名称
SD1_CDATA0_PAD	GPIO39
SD1_CDATA1_PAD	GPIO40
SD1_CDATA2_PAD	GPIO41
SD1_CDATA3_PAD	GPIO42
SD1_CCLK_PAD	GPIO43
SD1_CCMD_PAD	GPIO44
SD1_CDATA4_PAD	GPIO45
SD1_CDATA5_PAD	GPIO46
SD1_CDATA6_PAD	GPIO47
SD1_CDATA7_PAD	GPIO48




图 9: ESP32-P4 SD 3.0 卡电源电路图

1.3.12 USB

ESP32-P4 系列芯片集成一个 USB 串口/JTAG 控制器，默认使用 GPIO24 和 GPIO25 作为 USB 的 D- 和 D+。

ESP32-P4 系列芯片带有一个集成了收发器的全速 USB On-The-Go (OTG) 外设，符合 USB 2.0 规范，默认使用 GPIO26 和 GPIO27 作为 USB 的 D- 和 D+。

使用 USB 串口/JTAG 控制器和全速 USB On-The-Go (OTG) 外设时，请注意：

- USB 的 D- 和 D+ 管脚功能可以互换。
- 使用单个功能时，可以选择 GPIO24/GPIO25 和 GPIO26/GPIO27 其中任意一组。
- 同时使用两个功能时，GPIO24/GPIO25 和 GPIO26/GPIO27 各自作为一个功能的两个管脚使用。

ESP32-P4 系列芯片带有一个集成了收发器的高速 USB On-The-Go (OTG) 外设, 符合 USB 2.0 规范, DM 和 DP 分别作为 USB 的 D- 和 D+。

全速 USB 的 D- 和 D+ 线上建议预留串联电阻（初始值可为 22/33 Ω ）和对地电容（初始可不上件），并注意靠近芯片端放置。




图 10: ESP32-P4 系列芯片 USB RC 电路图

建议在 USB 连接器端预留 ESD 保护二极管。当使用高速 USB OTG 外设时，请注意 ESD 保护二极管的寄生电容不能超过 1 pF，否则会导致信号质量较差，传输不稳定。

ESP32-P4 系列芯片也支持通过 USB 进行下载，请参考[下载指导](#)。

1.3.13 触摸传感器

使用 TOUCH 功能时，建议靠近 ESP32-P4 侧预留串联电阻，用于减小线上的耦合噪声和干扰，也可加强 ESD 保护。该阻值建议 470 Ω 到 2 k Ω ，推荐 510 Ω 。具体值还需根据产品实际测试效果而定。

ESP32-P4 系列芯片的触摸传感器同时还支持防潮功能和遇水保护功能。防潮设计可缓和小水珠带来的影响，ESP32-P4 触摸传感器引入 Shield Pad 这一特殊 PAD。用户可以任选一个触摸管脚作为 Shield Pad，Shield Pad 会和当前正在测量的触摸管脚进行并联，有效缓和水滴带来的影响。

1.3.14 以太网 MAC

EMAC RMII 接口 GPIO 配置请见下表。

表 8: EMAC 接口配置

EMAC 信号	管脚名称
RMII_RXDV	GPIO28, GPIO45, GPIO51
RMII_RXD0	GPIO29, GPIO46, GPIO52
RMII_RXD1	GPIO30, GPIO47, GPIO53
RMII_RXER	GPIO31, GPIO48, GPIO54
RMII_CLK	GPIO32, GPIO44, GPIO50
RMII_TXEN	GPIO33, GPIO40, GPIO49
RMII_TXD0	GPIO34, GPIO41
RMII_TXD1	GPIO35, GPIO42
RMII_TXER	GPIO36, GPIO43

建议在 RMII CLK 线上预留串联电阻用于调节。

请注意 RMII 接口中的时钟信号仅为输入，如果要使用时钟输出的方案，请使用 REF_50M_CLK_PAD 信号 (GPIO23/GPIO39)。

1.3.15 MIPI

ESP32-P4 带有一个 MIPI DSI 接口，用于连接 MIPI 接口的显示屏；它还带有一个 MIPI CSI 接口，用于连接 MIPI 接口的摄像头。请在 CSI_REXT 和 DSI_REXT 管脚处各添加 4.02 k Ω 下拉电阻。

建议在 MIPI 通信线上预留串联电阻（初始可使用 0 Ω ），主要作用为降低驱动电流，调节时序，提升抗干扰能力等。

如果设计中有射频模块，请在 CSI 接口对接的设备端也添加串联电阻以降低对射频模块的干扰。

注意：

- 如果不使用 MIPI 接口，电源和外置电阻管脚可以悬空。
- 对于 MIPI 接口的设备，其控制信号请使用 GPIO。

1.4 PCB 版图布局

本章节将以 ESP32-P4 开发板的 PCB 布局为例，介绍 ESP32-P4 系列芯片的 PCB 布局设计要点。




图 11: ESP32-P4 MIPI 信号电路图

1.4.1 基于芯片的版图设计通用要点

考虑到高速信号线的通信质量和对射频模块的干扰问题，请至少采用四层板设计，即：

- 第一层（顶层），主要用于走信号线和摆件。
- 第二层（地层），不走信号线，保证一个完整的地平面。
- 第三层（电源层），将电源走在该层；条件允许的话，将高速信号线走在该层并且保证参考平面完整。
- 第四层（底层），可走信号线。

电源走线通用要点

- 电源走线请尽量走在内层（非地层），通过过孔连接至芯片管脚处。电源走线周围注意包地良好。
- 3.3 V 总电源的走线的线宽建议至少 25 mil。
- VDD_LP、VDD_IO_0、VDD_IO_4、VDD_IO_5 与 VDD_IO_6 各个管脚的电源走线建议至少 10 mil，这系列电源入口处请放置一个 10 μ F 电容，然后在每个电源管脚上放置一个 0.1 μ F 电容。
- VDD_HP_0、VDD_HP_2 与 VDD_HP_3 的总电源走线的线宽建议至少 20 mil，这系列电源入口处请放置一个 10 μ F 电容，然后在每个电源管脚上放置一个 0.1 μ F 电容。
- VDD_LDO 和 VDD_DCDCC 因为电源电流较大，请在两个电源管脚附近放置一个 10 μ F 电容，走线建议至少 20 mil。
- 每个系列的电源走线建议通过星型走线的方式分给各个电源管脚。
- VDD_HP 电源的 DCDC 请靠近芯片放置，保证输入、输出和反馈回路尽可能小。因为 VDD_HP 电源默认由 ESP32-P4 内部完全控制，因此外部 DCDC 请靠近芯片放置，保证输入、输出和反馈回路尽可能小。

1.4.2 晶振

下图为 ESP32-P4 系列芯片晶振参考设计图。

晶振设计应遵循以下规范：

- 需要保证晶振和芯片有一个完整的地平面。
- 晶振需离芯片时钟管脚稍远一些放置，防止晶振干扰到芯片。间距应至少为 4.5 mm。同时晶振走线须用地包起来周围密集地孔屏蔽隔离。
- 晶振的时钟走线不可打孔走线。
- 晶振上的串联元器件请靠近芯片放置。
- 晶振外接的对地调节电容请靠近晶振左右两侧摆放，不可直接连接在串联元器件上。电容尽量置于时钟走线连接末端，保证电容的地焊盘靠近晶振的地焊盘放置。
- 晶振下方都不能走高频数字信号，最好是晶振下方不走任何信号线。晶振时钟走线两侧的电源线上的过孔应尽可能地远离时钟走线放置，并使时钟走线两侧尽可能包地。
- 晶振为敏感器件，晶振周围不能放置磁感应器件，比如大电感等，保证晶振周围有干净的大面积地平面。

1.4.3 USB

USB 版图设计应遵循以下规范：




图 12: ESP32-P4 系列芯片晶振设计

- USB 线上预留的电阻和电容请靠近 ESP32-P4 放置。
- USB 走线请按照差分走线，差分线阻抗控制标准是 $90\ \Omega$ ，误差不能大于 $\pm 10\%$ ，保持平行等长。
- USB 差分走线尽可能减少打孔换层，从而可以更好的做到阻抗的控制，避免信号的反射。如果必须打孔，请在每次打孔换层的地方加一对地孔回流。
- USB 走线下方一定要有参考层（推荐用地层），且一定要保证参考层的连续性。
- USB 走线两侧请注意包地处理。

1.4.4 SDIO

SDIO 版图设计应遵循以下规范：

- SDIO 走线因为速率较高，需要尽量控制其寄生电容。
- SDIO_CMD、SDIO_DATA0 ~ SDIO_DATA3 走线长度以 SDIO_CLK 走线长度为基准 $\pm 50\ \text{mil}$ ，需要时绕蛇形线。
- SDIO 走线请保证 $50\ \Omega$ 单端阻抗控制，误差不能大于 $\pm 10\%$ 。
- 从芯片 SDIO 管脚到对端 SDIO 接口的总长度越短越好，最好在 $2000\ \text{mil}$ 以内。
- SDIO 走线要保证不跨平面。SDIO 走线下方一定要有参考层（推荐用地层），且一定要保证参考层的连续性。
- SDIO_CLK 走线两侧请注意包地处理。
- 对于层数较多的 PCB 设计，建议 SDIO 走线在芯片引出后立即通过过孔引入内层，以降低高速信号线的干扰。同时，请在打孔换层的地方加一对地孔回流。

1.4.5 触摸传感器

ESP32-P4 提供多达 14 个电容式传感 IO，能够探测由手指或其他物品直接接触或接近而产生的电容差异。这种设计具有低噪声和高灵敏度的特点，可以用于支持使用相对较小的触摸板。矩阵按键的设计可以得到更多的触摸点。接近感应的设计可以检测到人体的接近。

图 [ESP32-P4 典型的触摸传感器应用](#) 为典型触摸传感应用。

为防止电容耦合和其他电干扰影响触摸传感系统的灵敏度，需要考虑以下因素：




图 13: ESP32-P4 典型的触摸传感器应用

电极图形

适当大小和形状的电极有助于提高系统灵敏度。常见的有圆形、椭圆形和形状类似人的指尖的电极。过大或形状不规则的电极可能导致附近电极发生错误响应。

图[ESP32-P4 电极图形要求](#)所示为适当以及不适当大小和形状的电极。注意图中未按照实际比例绘制，建议用指尖作为参考。




图 14: ESP32-P4 电极图形要求

PCB 布局

图[ESP32-P4 传感器布局布线](#)为传感器布线布局，具体的走线注意事项如下：

- 走线长度请尽量短，建议不超过 300 mm。
- 走线宽度 (W) 不能大于 0.18 mm (7 mil)。
- 走线夹角 (R) 不应小于 90°。
- 走线离地间隙 (S) 范围 0.5 mm 到 1 mm。
- 触摸电极直径 (D) 范围 8 mm 到 15 mm。
- 触摸电极和走线应被栅格地围绕。
- 触摸传感器电路注意远离射频天线电路，并注意隔离。




图 15: ESP32-P4 传感器布局布线

防水和接近传感器布局

ESP32-P4 新增硬件防水和接近传感器功能，图[ESP32-P4 防水和接近传感器参考布局](#)为防水和接近传感器参考的布局。




图 16: ESP32-P4 防水和接近传感器参考布局

为更好实现上述功能，请注意以下事项：

- 屏蔽电极的宽度建议 2 cm。

- 顶层填充网格，走线宽度为 7 mil，网格宽度为 45 mil（25% 填充），填充的网格与驱动屏蔽信号连接。
- 底层填充网格，走线宽度为 7 mil，网格宽度为 70 mil（17% 填充），填充的网格与驱动屏蔽信号连接。
- 建议保护传感器应为弯曲边缘的矩形，包围其他所有传感器。
- 保护传感器宽度建议为 2 mm。
- 保护传感器与屏蔽传感器宽度间隙建议为 1 mm。
- 接近传感器的感应距离与接近传感器的面积成正比，但增大感应面积也会带来更大噪声，需实际测试。
- 接近传感器形状建议为闭合环状。宽度建议为 1.5 mm。

备注：更多关于触摸传感器的硬件设计可查看 [触摸传感器应用方案简介](#)。

1.4.6 MIPI




图 17: ESP32-P4 系列芯片 MIPI 版图设计

MIPI 版图设计应遵循以下规范：

- MIPI 走线因为速率较高，需要尽量控制其寄生电容。
- MIPI 的差分线阻抗控制标准是 $100\ \Omega$ ，误差不能大于 $\pm 10\%$ 。
- MIPI 线始终保持等长和等距；MIPI 线对之间的长度误差要控制在 10 mil 以内，线对与线对之间的长度误差控制在 30 mil 以内，需要时绕蛇形线。
- MIPI 线对之间建议包地隔离，如果没有办法包地，MIPI 线对之间要保持至少 $2W$ 以上的间距，其中 W 为 MIPI 线宽。MIPI CLK 走线请包地处理。
- MIPI 信号线应远离其它高速、高频信号（并行数据线、时钟线等），至少保持 $3W$ 以上的距离且绝对不能平行走线，对开关电源这一类的干扰源更应远离。
- MIPI 信号线下方一定要有参考层（推荐用地层），且一定要保证参考层的连续性。
- 对于层数较多的 PCB 设计，建议 MIPI 走线在芯片引出后立即通过过孔引入内层，以降低高速信号线的干扰。同时，请在打孔换层的地方加一对地孔回流。

1.5 开发硬件介绍

1.5.1 ESP32-P4 系列开发板

请至乐鑫官网的 [开发板页面](#) 查看 ESP32-P4 系列开发板的最新详细信息。

1.5.2 下载指导

ESP32-P4 系列芯片支持通过 UART 和 USB 下载固件。

UART 下载的过程如下：

1. 烧录前，需要根据表 [芯片启动模式控制](#) 设置芯片在 Joint Download Boot 模式。
2. 给芯片上电，通过 UART0 串口查看是否进入 Joint Download Boot 模式。如果串口显示 “waiting for download”，则表示已进入 Joint Download Boot 模式。
3. 通过 [Flash 下载工具](#)，选择 UART 方式将程序固件烧录进 flash 中。
4. 烧录结束后，GPIO35 可以悬空或者上拉切换至高电平，进入 SPI Boot 启动模式下工作。
5. 重新上电，芯片初始化时会从 flash 中读取程序运行。

USB 下载的过程如下：

1. 如果 flash 中没有能正常运行的程序固件，烧录前，需要根据表 [芯片启动模式控制](#) 设置芯片在 Joint Download Boot 模式。
2. 给芯片上电，通过 USB 接口查看是否进入 Joint Download Boot 模式。如果显示 “waiting for download”，则表示已进入 Joint Download Boot 模式。
3. 通过 [Flash 下载工具](#)，选择 USB 方式将程序固件烧录进 flash 中。
4. 烧录结束后，GPIO35 可以悬空或者上拉切换至高电平，进入 SPI Boot 启动模式下工作。
5. 重新上电，芯片初始化时会从 flash 中读取程序运行。
6. 如果 flash 中有能正常运行的程序固件，可以直接从步骤 3 开始 USB 自动下载。

备注：

- 建议看到 “waiting for download” 的信息后再进行下载。
 - 串口打印工具和烧录工具不能同时占用一个串口端口。
 - 应用程序中如果出现以下情况，USB 自动下载功能将被禁用，必须通过配置 strapping 管脚进入 Joint Download Boot 启动模式，才能使用 USB 下载功能。
 - USB PHY 被应用程序关闭。
 - USB 被二次开发用于其他 USB 功能，例如 USB 主机、USB 标准设备。
 - USB 对应的 IO 管脚被用于其他外设功能，例如 UART、LED 等。
 - 建议用户保留对 strapping 管脚的控制，避免在出现以上情况时，USB 下载功能无法使用。
-

1.6 相关文档和资源

1.6.1 ESP32-P4 系列模组

请至乐鑫官网的 [模组页面](#) 查看 ESP32-P4 系列模组的最新详细信息。

ESP32-P4 系列模组的参考设计请参考：

- [下载链接](#)

备注：请使用以下工具打开模组参考设计里的文件：

- .DSN 文件：OrCAD Capture V16.6
 - .pcb 文件：Pads Layout VX.2。如果无法打开.pcb 文件，请尝试用其他软件导入.asc 文件查看 PCB 版图。
-

1.6.2 ESP32-P4 系列开发板

请至乐鑫官网的 [开发板页面](#) 查看 ESP32-P4 系列开发板的最新详细信息。

1.6.3 其他文档和资源

- [ESP32-P4 系列芯片](#)
- [乐鑫 KiCad 仓库](#)
- [乐鑫产品选型工具](#)
- [产品证书](#)
- [论坛（硬件问题讨论）](#)
- [技术支持](#)
- [常见问题 \(ESP-FAQ\)](#)

1.7 词汇列表

词汇列表包含了本文档中使用的术语和缩写词。

词汇	描述
CLC	电容-电感-电容
DDR SDRAM	双倍速率同步动态随机存储器
ESD	静电释放
LC	电感-电容
PA	功率放大器
RC	电阻-电容
RTC	实时控制器
SiP	系统封装
0 Ω 电阻	常用作电路设计中的占位符，后续可根据具体设计替换为其他大小的电阻。

1.8 修订历史

表 9: 修订历史

日期	版本	发布说明
2025-11-28	v1.3	<ul style="list-style-type: none">• 原理图设计<ul style="list-style-type: none">– 章节内部电压稳压器和外部 DCDC: 更新 FB_DCDC 和 EN_DCDC 相关的说明
2025-09-22	v1.2	<ul style="list-style-type: none">• 原理图设计<ul style="list-style-type: none">– 章节内部电压稳压器和外部 DCDC: 新增关于 VDDO_FLASH 默认电压及 1.8 V flash 使用注意事项的说明
2025-07-07	v1.1	<ul style="list-style-type: none">• 原理图设计<ul style="list-style-type: none">– 章节HP/LP IO 电源: 新增 VDD_IO_5 相关的说明– 章节MIPI PHY 电源: 更新 VDD_MIPI_DPHY 相关的描述, 增加 MIPI 信号电平相关的说明– 章节内部电压稳压器和外部 DCDC: 更新 FB_DCDC 和 EN_DCDC 相关的描述– 章节SDIO: 新增图ESP32-P4 SD 3.0 卡电源电路图• PCB 版图布局<ul style="list-style-type: none">– 章节电源走线通用要点: 删除 VDD_FLASHIO 电源走线相关的描述, 更新 DCDC 放置相关的描述
2025-04-23	v1.0	首次发布《ESP32-P4 硬件设计指南》。

1.9 免责声明和版权公告

本文档中的信息, 包括供参考的 URL 地址, 如有变更, 恕不另行通知。

本文档可能引用了第三方的信息, 所有引用的信息均为“按现状”提供, 乐鑫不对信息的准确性、真实性做任何保证。

乐鑫不对本文档的内容做任何保证, 包括内容的适销性、是否适用于特定用途, 也不提供任何其他乐鑫提案、规格书或样品在他处提到的任何保证。

乐鑫不对本文档是否侵犯第三方权利做任何保证, 也不对使用本文档内信息导致的任何侵犯知识产权的行为负责。本文档在此未以禁止反言或其他方式授予任何知识产权许可, 不管是明示许可还是暗示许可。

Wi-Fi 联盟成员标志归 Wi-Fi 联盟所有。蓝牙标志是 Bluetooth SIG 的注册商标。

文档中提到的所有商标名称、商标和注册商标均属其各自所有者的财产, 特此声明。