原理图设计

[English]

概述

ESP32-S3 系列芯片的核心电路只需要 20 个左右的电阻电容电感和 1 个无源晶振,以及 1 个 SPI flash。为了能够更好地保证 ESP32-S3 系列芯片的工作性能,本章将详细介绍 ESP32-S3 系列芯片的原理图设计。

下图所示为 ESP32-S3 的核心电路参考设计,您可以将它作为您的原理图设计的基础。

ESP32-S3 系列芯片参考设计原理图

ESP32-S3 系列芯片参考设计原理图

注意图 ESP32-S3 系列芯片参考设计原理图 显示的是四线、3.3 V、封装外 flash/PSRAM 的连接方式。

  • 当使用八线、1.8 V 或 3.3 V、封装内或封装外 flash/PSRAM 时,GPIO33 ~ GPIO37 会被额外占用,不建议用于其他功能。

  • 当使用封装内 SPI flash/PSRAM,并且已经通过 VDD_SPI_FORCE eFuse 将 VDD_SPI 配置为 1.8 V 或 3.3 V 时,GPIO45 不再影响 VDD_SPI 电压。这种情况下,R1 可以选择性上件。其他情况下,按 ESP32-S3 系列芯片技术规格书 > 章节 VDD_SPI 电压控制 > 表格 VDD_SPI 电压控制 选择 R1 是否上件。

  • 八线、1.8 V、封装外 flash/PSRAM 的连接方式如图 ESP32-S3 封装外八线 1.8 V Flash/PSRAM 核心电路图 所示。

  • 使用封装内 flash/PSRAM 时,无需上件 SPI 走线上的电阻,也无需关注 SPI 走线。

ESP32-S3 封装外八线 1.8 V Flash/PSRAM 核心电路图

ESP32-S3 封装外八线 1.8 V Flash/PSRAM 核心电路图

ESP32-S3 系列芯片的核心电路图的设计有以下重要组成部分:

下文将分别对这些部分进行描述。

电源

电源电路设计的通用要点有:

  • 使用单电源供电时,建议供给 ESP32-S3 的电源电压为 3.3 V,最大输出电流至少 500 mA。

  • 建议在各个总电源入口处添加 ESD 保护器件。

电源管理如图 ESP32-S3 系列芯片电源管理图 所示。

有关电源管脚的更多信息,请查看 ESP32-S3 系列芯片技术规格书 > 章节 电源

ESP32-S3 系列芯片电源管理图

ESP32-S3 系列芯片电源管理图

数字电源

ESP32-S3 的 管脚 46 VDD3P3_CPU 为数字电源管脚,管脚 20 VDD3P3_RTC 为 RTC 及部分数字电源管脚,工作电压范围为 3.0 V ~ 3.6 V。建议在电路中靠近数字电源管脚处添加 0.1 μF 电容。

管脚 VDD_SPI 可配置输出 1.8 V 或 3.3 V(默认)给外部电路使用。建议靠近该电源管脚处添加 0.1 μF 及 1 μF 去耦电容,请不要添加过大的电容。

  • 当 VDD_SPI 处于 1.8 V 模式时,由 ESP32-S3 内部的 LDO 供电,能提供的典型电流值为 40 mA。

  • 当 VDD_SPI 处于 3.3 V 模式时,由 VDD3P3_RTC 通过芯片内部的约 14 Ω 电阻后供电。因此 VDD_SPI 相对 VDD3P3_RTC 会有一定电压降。

注意

  • 当使用 VDD_SPI 给封装内或封装外的 3.3 V flash/PSRAM 供电时,考虑到上文提到的电压降,为了满足 flash/PSRAM 的工作电压要求,请保证 VDD3P3_RTC 在 3.0 V 以上。

  • 请注意 VDD3P3_RTC 不能单独供电工作,所有电源必须全部上电。

VDD_SPI 电压有两种控制方式,具体取决于 EFUSE_VDD_SPI_FORCE 的值,如表 VDD_SPI 电压控制 所示。

VDD_SPI 电压控制

EFUSE_VDD_SPI_FORCE

GPIO45

EFUSE_VDD_SPI_TIEH

电压

VDD_SPI 电源

0

0

忽略

3.3 V

VDD3P3_RTC 通过 RSPI 供电(默认)

0

1

忽略

1.8 V

Flash Voltage 稳压器

1

忽略

0

1.8 V

Flash Voltage 稳压器

1

忽略

1

3.3 V

VDD3P3_RTC 通过 RSPI 供电

VDD_SPI 也可以连接到外部电源,由外部电源输入供电。

推荐使用 VDD_SPI 输出电源给封装外或封装内 flash/PSRAM 供电。

模拟电源

ESP32-S3 的 管脚 2、3 VDD3P3 和管脚 55、56 VDDA 为模拟电源管脚,工作电压范围为 3.0 V ~ 3.6 V。

对于 VDD3P3,当 ESP32-S3 工作在 TX 时,瞬间电流会加大,往往引起电源的轨道塌陷。所以在电路设计时建议在 VDD3P3 的电源走线上增加一个 10 μF 电容,该电容可与 1 μF 电容搭配使用。

建议在总电源入口添加另一个 10 μF 电容。如果总电源入口靠近 VDD3P3,可以合并仅使用一个 10 μF 电容。

另外,在靠近 VDD3P3 处还需添加 LC 滤波电路,用于抑制高频谐波,同时请注意该电感的额定电流最好在 500 mA 及以上。

上电时序与复位

ESP32-S3 的 CHIP_PU 管脚为高电平时使能芯片,为低电平时复位芯片。

当 ESP32-S3 使用 3.3 V 系统电源供电时,电源轨需要一些时间才能稳定,之后才能拉高 CHIP_PU,激活芯片。因此,CHIP_PU 管脚上电要晚于系统电源 3.3 V 上电。

复位芯片时,复位电压 VIL_nRST 范围应为 (–0.3 ~ 0.25 × VDD3P3_RTC) V。为防止外界干扰引起重启,CHIP_PU 管脚引线需尽量短一些。

ESP32-S3 系列芯片上电和复位时序图 为 ESP32-S3 系列芯片的上电、复位时序图。

ESP32-S3 系列芯片上电和复位时序图

ESP32-S3 系列芯片上电和复位时序图

上电和复位时序参数说明见表 上电和复位时序参数说明

上电和复位时序参数说明

参数

说明

最小值 (µs)

tSTBL

CHIP_PU 管脚上电晚于电源管脚上电的延时时间

50

tRST

CHIP_PU 电平低于 VIL_nRST 从而复位芯片的时间

50

注意

  • CHIP_PU 管脚不可浮空。

  • 为确保芯片上电和复位时序正常,一般采用的方式是在 CHIP_PU 管脚处增加 RC 延迟电路。RC 通常建议为 R = 10 kΩ,C = 1 μF,但具体数值仍需根据实际的电源特性配合芯片的上电、复位时序进行调整。

  • 如果应用中存在以下场景:

    • 电源缓慢上升或下降,例如电池充电;

    • 需要频繁上下电的操作;

    • 供电电源不稳定,例如光伏发电。

    此时,仅仅通过 RC 电路不一定能满足时序要求,有概率会导致芯片无法进入正常的工作模式。此时,需要增加一些额外的电路设计,比如:

    • 增加复位芯片或者看门狗芯片,通常阈值为 3.0 V 左右;

    • 通过按键或主控实现复位等。

Flash 及 PSRAM

ESP32-S3 系列芯片需配合封装内或封装外 flash 一起使用,用于存储应用的固件和数据。封装内 PSRAM 和封装外 PSRAM 非必需。

封装内 Flash 及 PSRAM

下面的表格列出了 ESP32-S3 与封装内 flash/PSRAM 的管脚对应关系。请注意这些芯片管脚最多连接一个 flash 和一个 PSRAM,也即当封装内仅有 flash 时,被 flash 占用的管脚只能再连接一个 PSRAM,不能用于其他功能;封装内仅有 PSRAM 时,被 PSRAM 占用的管脚只能再连接一个 flash;封装内有 flash 和 PSRAM 时,被占用的管脚不能再连接 flash 或 PSRAM。

芯片与封装内 Quad SPI Flash 的管脚对应关系

ESP32-S3FN8/ESP32-S3FH4R2

封装内 Flash (Quad SPI)

SPICLK

CLK

SPICS0

CS#

SPID

DI

SPIQ

DO

SPIWP

WP#

SPIHD

HOLD#

芯片与封装内 Quad SPI PSRAM 的管脚对应关系

ESP32-S3R2/ESP32-S3FH4R2

封装内 PSRAM (2 MB, Quad SPI)

SPICLK

CLK

SPICS1

CE#

SPID

SI/SIO0

SPIQ

SO/SIO1

SPIWP

SIO2

SPIHD

SIO3

芯片与封装内 Octal SPI PSRAM 的管脚对应关系

ESP32-S3R8/ESP32-S3R8V

封装内 PSRAM (8 MB, Octal SPI)

SPICLK

CLK

SPICS1

CE#

SPID

DQ0

SPIQ

DQ1

SPIWP

DQ2

SPIHD

DQ3

GPIO33

DQ4

GPIO34

DQ5

GPIO35

DQ6

GPIO36

DQ7

GPIO37

DQS/DM

封装外 Flash 及 PSRAM

为了减少软件适配的风险,请使用乐鑫官方适配过的 flash 和 PSRAM 型号,具体选型请咨询商务或者技术团队。如果使用 VDD_SPI 输出电压供电,设计时请注意需根据设置的 VDD_SPI 模式 (1.8 V/3.3 V) 选择合适的封装外 flash/PSRAM。另外,建议 SPI 通信线上预留 0 Ω 串联电阻,以便在需要时进行灵活调整,实现降低驱动电流、减小对射频的干扰、调节时序、提升抗干扰能力等功能。

时钟源

ESP32-S3 外部可以有两个时钟源:

外置主晶振时钟源(必选)

目前 ESP32-S3 系列芯片固件仅支持 40 MHz 晶振。

ESP32-S3 的无源晶振部分电路如图 ESP32-S3 系列芯片无源晶振电路图。注意,选用的无源晶振自身精度需在 ±10 ppm。

ESP32-S3 系列芯片无源晶振电路图

ESP32-S3 系列芯片无源晶振电路图

XTAL_P 时钟走线上请放置一个串联元器件,初始建议使用 24 nH 电感,用来减弱晶振高频谐波对射频性能的影响,最终值需要通过测试后确认。

外部匹配电容 C1 和 C4 的初始值可参考以下公式来决定:

CL=C1×C4C1+C4+Cstray

其中 CL (负载电容)的值可查看所选择晶振的规格书,Cstray 的值为 PCB 的寄生电容。C1 和 C4 的最终值需要通过对系统测试后进行调节确定。调试方法如下:

  1. 通过 认证测试工具,选择 TX tone 模式。

  2. 使用综测仪或者频谱仪查看 2.4 GHz 信号,解调得到实际频偏。

  3. 通过调整外置负载电容,把频偏调整到 ±10 ppm(建议)以内。

  • 当中心频率偏正时,说明等效负载电容偏小,需要增加外置负载电容。

  • 当中心频率偏负时,说明等效负载电容偏大,需要减小外置负载电容。

  • 通常两个外置负载电容相等,在特殊情况下,也可以有略微差异。

备注

  • 尽管 ESP32-S3 内部带有自校准功能,但是自身频偏过大(例如大于 ±10 ppm)、工作温度范围内稳定度不高等晶振本身的质量问题仍然会影响芯片的正常工作,导致射频指标性能下降。

  • 建议晶振的幅值大于 500 mV。

  • 如果出现功能性的 Wi-Fi 或蓝牙无法连接,排除软件原因后,可以采用上文中的方法,通过调节晶振的电容来保证频偏满足要求。

RTC 时钟源(可选)

ESP32-S3 支持外置 32.768 kHz 的无源晶振作为 RTC 时钟。使用外部 RTC 时钟源是为了使时间更准确,从而降低平均功耗,但对于功能没有任何影响。

外置 32.768 kHz 无源晶振的电路如图 ESP32-S3 系列芯片外置 32.768 kHz 无源晶振电路图 所示。

ESP32-S3 系列芯片外置 32.768 kHz 无源晶振电路图

ESP32-S3 系列芯片外置 32.768 kHz 无源晶振电路图

请注意 32.768 kHz 晶振选择要求:

  • 等效内阻 (ESR) ≤ 70 kΩ。

  • 两端负载电容值根据晶振的规格要求进行配置。

并联电阻 R 用于偏置晶振电路,电阻值要求 5 MΩ < R ≤ 10 MΩ。

该电阻一般无需上件。

如果不需要该 RTC 时钟源,则 32.768 kHz 晶振的管脚也可配置为通用 GPIO 口使用。

射频

射频电路

ESP32-S3 系列芯片的射频电路主要由三部分组成:PCB 板射频走线、芯片匹配电路、天线及其匹配电路。各部分电路应满足以下设计规范:

  • PCB 板射频走线:需进行 50 Ω 阻抗控制。

  • 芯片匹配电路:请尽量靠近芯片放置,优先采用 CLC 结构。

  • 天线及其匹配电路:为保证辐射性能,建议天线的输入阻抗为 50 Ω 左右。为保险起见,推荐在靠近天线位置增加一组 CLC 匹配电路,用于调节天线的输入阻抗。如果经过仿真可以确保天线阻抗点为 50 Ω 左右,并且空间较小,则可以不加天线端的匹配电路。

  • 建议在天线端预留 ESD 保护器件用于抵抗静电干扰。

ESP32-S3 系列芯片射频匹配电路图

ESP32-S3 系列芯片射频匹配电路图

射频调试

射频匹配网络的参数值和 PCB 板有关,不要直接使用模组的匹配值,须按照下述射频调试进行确认。

ESP32-S3 射频调试示意图 展示了射频调试的大概过程。

ESP32-S3 射频调试示意图

ESP32-S3 射频调试示意图

将芯片匹配电路靠近芯片的端口定义为端口 1,将其靠近天线的端口定义为端口 2,则 S11 用来描述从端口 1 反射回来的信号功率与输入信号功率之比,如果匹配阻抗与芯片阻抗共轭,则传输性能最佳。S21 用来描述从端口 1 到端口 2 的信号功率传输损耗。如果 S11 接近芯片共轭阻抗点 35+j0,且 S21 在 4.8 GHz 和 7.2 GHz 频率下小于 -35 dB,则匹配电路可满足传输要求。

将芯片匹配电路的两端分别接到综测仪上,测试其信号反射参数 S11 及传输参数 S21。调试该匹配电路中元件的数值,直至 S11 和 S21 满足上述要求。如果芯片的 PCB 板严格设计遵循章节 PCB 版图布局 里的规范,用户可以参考表 匹配电路元器件推荐数值范围 来调试该匹配电路。

如果射频贴片器件采用 0201 物料,靠近芯片端匹配电路的 PCB 设计需要采用枝节。如果天线输入阻抗不是 50 欧姆,建议额外增加一组射频匹配用于天线调谐。

备注

如果不需要使用射频功能,射频管脚可以悬空。

UART

ESP32-S3 有 3 个 UART 接口,即 UART0、UART1 和 UART2,3 个 UART 均支持 CTS 和 RTS 信号的硬件流控以及软件流控(XON 和 XOFF)。

U0TXD 和 U0RXD 默认为 GPIO43 和 GPIO44,其他 UART 可以通过软件配置到任意空闲的 GPIO 管脚上。

UART0 通常作为下载和 log 打印的串口。关于如何使用 UART0 进行下载,请参考章节 下载指导。U0TXD 线上建议串联 499 Ω 电阻用于抑制谐波。

推荐使用其他 UART 作为通信的串口,同样在 TX 线上建议预留串联电阻用于抑制谐波。

SPI

在使用 SPI 功能时,为了提高 EMC 性能,请在 SPI_CLK 线上添加串联电阻(或磁珠)以及对地电容。如果空间允许,建议在其他 SPI 线上也添加串联电阻和对地电容。另外,请确保 RC/LC 器件靠近芯片或模组的管脚放置。

Strapping 管脚

芯片每次上电或复位时,都需要一些初始配置参数,如加载芯片的启动模式等。这些参数通过 strapping 管脚控制。复位放开后,strapping 管脚和普通 IO 管脚功能相同。

GPIO0、GPIO3、GPIO45 和 GPIO46 为 strapping 管脚。

所有的 strapping 管脚信息,可参考 ESP32-S3 系列芯片技术规格书 > 章节 启动配置项

和 VDD_SPI 有关的 strapping 管脚信息请见 数字电源 章节。

下面主要介绍和启动模式有关的 strapping 管脚信息。

芯片复位释放后,GPIO0 和 GPIO46 共同决定启动模式,详见表 芯片启动模式控制

芯片启动模式控制

启动模式

GPIO0

GPIO46

默认配置

1(上拉)

0(下拉)

SPI Boot(默认)

1

任意值

Joint Download Boot 1

0

0

1 Joint Download Boot 模式支持下列几种下载方式:

  • USB Download Boot:

    • USB-Serial-JTAG Download Boot

    • USB-OTG Download Boot

  • UART Download Boot

2 除了 SPI Boot 和 Joint Download Boot 模式,ESP32-S3 还支持 SPI Download Boot 模式,详见 ESP32-S3 技术参考手册 > 章节 芯片 Boot 控制

Strapping 管脚的时序参数包括 建立时间保持时间。更多信息,详见图 Strapping 管脚的时序参数图 和表 Strapping 管脚的时序参数说明

Strapping 管脚的时序参数图

Strapping 管脚的时序参数图

Strapping 管脚的时序参数说明

参数

说明

最小值 (ms)

tSU

建立时间,即拉高 CHIP_PU 激活芯片前,电源轨达到稳定所需的时间

0

tH

保持时间,即 CHIP_PU 已拉高、strapping 管脚变为普通 IO 管脚开始工作前,可读取 strapping 管脚值的时间

3

注意

  • 建议在 GPIO0 管脚处预留上拉电阻。

  • 不要在 GPIO0 管脚处添加较大的电容,可能会导致进入下载模式。

GPIO

ESP32-S3 系列芯片通过 IO MUX 表格或者 GPIO 交换矩阵来配置 GPIO。IO MUX 是默认的外设管脚配置(详见 ESP32-S3 系列芯片技术规格书 > 附录 ESP32-S3 管脚总览),GPIO 交换矩阵用于将可以配置的外设信号传输至 GPIO 管脚。更多关于 IO MUX 和 GPIO 交换矩阵的信息,请参考 ESP32-S3 技术参考手册 > 章节 IO MUX 和 GPIO 交换矩阵

部分外设的 GPIO 管脚是固定的,部分是可以任意配置的,具体信息请参考 ESP32-S3 系列芯片技术规格书 > 章节 外设

使用 GPIO 时,请注意:

  • Strapping 管脚的上电状态。

  • 请注意 GPIO 复位后的默认配置,详见下表。建议对处于高阻态的管脚配置上拉或下拉,或在软件初始化时开启管脚自带的上下拉,以避免不必要的耗电。

  • 避免使用 flash/PSRAM 占用的管脚。

  • 上电过程中,部分管脚会有毛刺,详见表 芯片上电过程中的管脚毛刺

  • 在启用 USB-OTG Download Boot 模式时,部分管脚会有电平输出,详见表 IO Pad Status After Chip Initialization in the USB-OTG Download Boot Mode

  • SPICLK_N、SPICLK_P、GPIO33 ~ GPIO37 属于同样的电源域,因此,如果使用八线 1.8 V 的 flash/PSRAM,SPICLK_P 和 SPICLK_N 也属于 1.8 V 电源域。

  • Deep-sleep 模式下只能控制电源域为 VDD3P3_RTC 的 GPIO。

IO 管脚默认配置

管脚序号

管脚名称

供电管脚

复位时

复位后

1

LNA_IN

2

VDD3P3

3

VDD3P3

4

CHIP_PU

VDD3P3_RTC

5

GPIO0

VDD3P3_RTC

IE, WPU

IE, WPU

6

GPIO1

VDD3P3_RTC

IE

IE

7

GPIO2

VDD3P3_RTC

IE

IE

8

GPIO3

VDD3P3_RTC

IE

IE

9

GPIO4

VDD3P3_RTC

10

GPIO5

VDD3P3_RTC

11

GPIO6

VDD3P3_RTC

12

GPIO7

VDD3P3_RTC

13

GPIO8

VDD3P3_RTC

14

GPIO9

VDD3P3_RTC

IE

15

GPIO10

VDD3P3_RTC

IE

16

GPIO11

VDD3P3_RTC

IE

17

GPIO12

VDD3P3_RTC

IE

18

GPIO13

VDD3P3_RTC

IE

19

GPIO14

VDD3P3_RTC

IE

20

VDD3P3_RTC

21

XTAL_32K_P

VDD3P3_RTC

22

XTAL_32K_N

VDD3P3_RTC

23

GPIO17

VDD3P3_RTC

IE

24

GPIO18

VDD3P3_RTC

IE

25

GPIO19

VDD3P3_RTC

26

GPIO20

VDD3P3_RTC

USB_PU

USB_PU

27

GPIO21

VDD3P3_RTC

28

SPICS1

VDD_SPI

IE, WPU

IE, WPU

29

VDD_SPI

30

SPIHD

VDD_SPI

IE, WPU

IE, WPU

31

SPIWP

VDD_SPI

IE, WPU

IE, WPU

32

SPICS0

VDD_SPI

IE, WPU

IE, WPU

33

SPICLK

VDD_SPI

IE, WPU

IE, WPU

34

SPIQ

VDD_SPI

IE, WPU

IE, WPU

35

SPID

VDD_SPI

IE, WPU

IE, WPU

36

SPICLK_N

VDD_SPI / VDD3P3_CPU

IE

IE

37

SPICLK_P

VDD_SPI / VDD3P3_CPU

IE

IE

38

GPIO33

VDD_SPI / VDD3P3_CPU

IE

39

GPIO34

VDD_SPI / VDD3P3_CPU

IE

40

GPIO35

VDD_SPI / VDD3P3_CPU

IE

41

GPIO36

VDD_SPI / VDD3P3_CPU

IE

42

GPIO37

VDD_SPI / VDD3P3_CPU

IE

43

GPIO38

VDD3P3_CPU

IE

44

MTCK

VDD3P3_CPU

IE

45

MTDO

VDD3P3_CPU

IE

46

VDD3P3_CPU

47

MTDI

VDD3P3_CPU

IE

48

MTMS

VDD3P3_CPU

IE

49

U0TXD

VDD3P3_CPU

IE, WPU

IE, WPU

50

U0RXD

VDD3P3_CPU

IE, WPU

IE, WPU

51

GPIO45

VDD3P3_CPU

IE, WPD

IE, WPD

52

GPIO46

VDD3P3_CPU

IE, WPD

IE, WPD

53

XTAL_N

54

XTAL_P

55

VDDA

56

VDDA

57

GND

  • IE – 输入使能

  • WPU – 内部弱上拉电阻使能

  • WPD – 内部弱下拉电阻使能

  • USB_PU – USB 上拉电阻使能

    • USB 管脚(GPIO19 和 GPIO20)默认开启 USB 功能,此时管脚是否上拉由 USB 上拉电阻决定。USB 上拉电阻由 USB_SERIAL_JTAG_DP/DM_PULLUP 控制,具体阻值可通过 USB_SERIAL_JTAG_PULLUP_VALUE 位控制,详见 ESP32-S3 技术参考手册 > 章节 USB 串口/JTAG 控制器

    • USB 管脚关闭 USB 功能时,用作普通 GPIO,默认禁用管脚内部弱上下拉电阻,可通过 IO_MUX_FUN_WPU/WPD 配置。

芯片上电过程中的管脚毛刺

管脚名称

毛刺类型 3

典型持续时间 (µs)

GPIO1

低电平毛刺

60

GPIO2

低电平毛刺

60

GPIO3

低电平毛刺

60

GPIO4

低电平毛刺

60

GPIO5

低电平毛刺

60

GPIO6

低电平毛刺

60

GPIO7

低电平毛刺

60

GPIO8

低电平毛刺

60

GPIO9

低电平毛刺

60

GPIO10

低电平毛刺

60

GPIO11

低电平毛刺

60

GPIO12

低电平毛刺

60

GPIO13

低电平毛刺

60

GPIO14

低电平毛刺

60

XTAL_32K_P

低电平毛刺

60

XTAL_32K_N

低电平毛刺

60

GPIO17

低电平毛刺

60

GPIO18

低电平毛刺/高电平毛刺

60

GPIO19

低电平毛刺/高电平毛刺 4

60

GPIO20

下拉毛刺/高电平毛刺 4

60

3
  • 低电平毛刺:管脚在持续期间维持低电平输出状态

  • 高电平毛刺:管脚在持续期间维持高电平输出状态

  • 下拉毛刺:管脚在持续期间维持内部弱下拉状态

  • 上拉毛刺:管脚在持续期间维持内部弱上拉状态

4(1,2)

GPIO19 和 GPIO20 在芯片上电期间会出现两次高电平毛刺,每次持续时间为 60 μs 左右,两次毛刺及中间的延迟共持续的时间分别为 3.2 ms 和 2 ms。

ADC

ADC 功能对应的 GPIO 管脚如下表所示。

ADC 功能

GPIO 管脚

ADC 功能

GPIO1

ADC1_CH0

GPIO2

ADC1_CH1

GPIO3

ADC1_CH2

GPIO4

ADC1_CH3

GPIO5

ADC1_CH4

GPIO6

ADC1_CH5

GPIO7

ADC1_CH6

GPIO8

ADC1_CH7

GPIO9

ADC1_CH8

GPIO10

ADC1_CH9

GPIO11

ADC2_CH0

GPIO12

ADC2_CH1

GPIO13

ADC2_CH2

GPIO14

ADC2_CH3

GPIO15

ADC2_CH4

GPIO16

ADC2_CH5

GPIO17

ADC2_CH6

GPIO18

ADC2_CH7

GPIO19

ADC2_CH8

GPIO20

ADC2_CH9

使用 ADC 功能时,请靠近管脚添加 0.1 μF 的对地滤波电容,精度会更准确一些。

推荐优先使用 ADC1。

ADC 经硬件校准和 软件校准 后的结果如以下列表所示。如需更高的精度,可选用其他方法自行校准。

  • 当 ATTEN=0,有效测量范围为 0 ~ 850 mV 时,总误差为 ±5 mV。

  • 当 ATTEN=1,有效测量范围为 0 ~ 1100 mV, esp32c6= 时,总误差为 ±6 mV。

  • 当 ATTEN=2,有效测量范围为 0 ~ 1600 mV 时,总误差为 ±10 mV。

  • 当 ATTEN=3,有效测量范围为 0 ~ 2900 mV 时,总误差为 ±50 mV。

SDIO

ESP32-S3 系列芯片只有一个 SD/MMC 主机控制器,不能用做从机。

SDIO 接口可以通过软件配置到任意空闲的 GPIO 上,请在 SDIO GPIO 管脚处添加上拉电阻,建议每根线上预留一个串联的电阻。

USB

ESP32-S3 系列芯片带有一个集成了收发器的全速 USB On-The-Go (OTG) 外设,符合 USB 2.0 规范。

ESP32-S3 系列芯片集成了一个 USB 串口/JTAG 控制器,作为兼容 USB 2.0 全速模式的设备。

GPIO19 和 GPIO20 可以分别作为 USB 的 D- 和 D+,线上建议预留串联电阻(初始值可为 22/33 Ω)和对地电容(初始可不上件),并注意靠近芯片端放置。

USB RC 电路如图 Strapping 管脚的时序参数图 所示。

ESP32-S3 系列芯片 USB RC 电路图

ESP32-S3 系列芯片 USB RC 电路图

请注意 USB_D+ 管脚上电时会输出高低电平信号,其中高电平的状态比较强,需要较强的下拉才可以拉低。因此,如果需要一个稳定的初始状态,建议添加外部上拉来提供稳定的高电平初始值。

ESP32-S3 系列芯片也支持通过 USB 进行下载和 log 打印,下载指导请参考章节 下载指导

在启用 USB-OTG Download Boot 模式时,芯片上电后会在 ROM 中初始化用于连接外部 PHY 的 IO 焊盘,初始化后各 IO 焊盘状态如下:

USBOTG Download Boot 模式下芯片初始化后 IO 焊盘状态

IO 焊盘

输入/输出模式

电平状态

VP (MTMS)

INPUT

VM (MTDI)

INPUT

RCV (GPIO21)

INPUT

OEN (MTDO)

OUTPUT

HIGH

VPO (MTCK)

OUTPUT

LOW

VMO(GPIO38)

OUTPUT

LOW

若无需使用 USB-OTG Download Boot 模式, 可烧写 eFuse 位 EFUSE_DIS_USB_OTG_DOWNLOAD_MODE 禁用该模式,以避免 IO 状态的变化。

触摸传感器

ESP32-S3 提供了多达 14 个电容式传感 GPIO,能够探测由手指或其他物品直接接触或接近而产生的电容差异。这种设计具有低噪声和高灵敏度的特点,可以用于支持使用相对较小的触摸板。设计中也可以使用触摸板阵列以探测更大区域或更多点。ESP32-S3 的触摸传感器同时还支持防水和数字滤波等功能来进一步提高传感器的性能。

注意

ESP32-S3 触摸传感器目前尚无法通过射频抗扰度测试系统 (CS) 认证,应用场景有所限制。

触摸传感器功能对应的 GPIO 管脚如下表所示。

触摸传感器功能

GPIO 管脚

触摸传感器功能

GPIO1

TOUCH1

GPIO2

TOUCH2

GPIO3

TOUCH3

GPIO4

TOUCH4

GPIO5

TOUCH5

GPIO6

TOUCH6

GPIO7

TOUCH7

GPIO8

TOUCH8

GPIO9

TOUCH9

GPIO10

TOUCH10

GPIO11

TOUCH11

GPIO12

TOUCH12

GPIO13

TOUCH13

GPIO14

TOUCH14

使用 TOUCH 功能时,建议靠近芯片侧预留串联电阻,用于减小线上的耦合噪声和干扰,也可加强 ESD 保护。该阻值建议 470 Ω 到 2 kΩ,推荐 510 Ω。具体值还需根据产品实际测试效果而定。

ESP32-S3 系列芯片的触摸传感器同时还支持防水和数字滤波等功能。注意只有 GPIO14 (TOUCH14) 可以驱动屏蔽电极。